Thursday, 26 June, 2025г.
russian english deutsch french spanish portuguese czech greek georgian chinese japanese korean indonesian turkish thai uzbek

пример: покупка автомобиля в Запорожье

 

Verilog#6. Создание D-защёлок и D-триггеров с учетом LEs на FPGA

Verilog#6. Создание D-защёлок и D-триггеров с учетом LEs на FPGAУ вашего броузера проблема в совместимости с HTML5

Учимся создавать защелку и сам D-триггер на Verilog, с учетом минимального использования LEs (логических элементов) самой ПЛИС. Основные теоретические пояснения, в чем разница с D-триггером, физическая реализация на FPGA, проверка через RTL-диаграмму на правильность написания, сравнение с предыдущими уроками по числу использования LE.

Материалы видео:
https://github.com/nr-electronics/FPGA.Verilog

Опубликовано: 06-03-2021
Теги: fpga tutorial fpga programming fpga verilog testbench verilog altera intel fpga de-10 de10-lite плис de10 lite projects

Похожие видео
Verilog#5. Создание D-триггера и физическая реализация

Verilog#5. Создание D-триггера и физическая реализация16:26

Verilog#4. Создание D-защёлки и физическая реализация

Verilog#4. Создание D-защёлки и физическая реализация24:47

Verilog#3. Создание RS-триггера и физическая его реализация на Intel FPGA DE10-Lite Board

Verilog#3. Создание RS-триггера и физическая его реализация на Intel FPGA DE10-Lite Board24:03

Verilog.Практика#1.KEYs&LEDRs

Verilog.Практика#1.KEYs&LEDRs27:24

Мой аккаунт

Вход / Log In